



Государственный комитет
СССР
по делам изобретений
и открытий

О П И С А Н И Е ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

07
(11) 809553

(61) Дополнительное к авт. свид-ву —
(22) Заявлено 02.03.79 (21) 2733446/18-21
с присоединением заявки № —
(23) Приоритет —
Опубликовано 28.02.81. Бюллетень № 8
Дата опубликования описания 28.02.81

(51) М. Кл.³

H 03 K 13/17

(53) УДК 681.325
(088.8)

(72) Авторы
изобретения

А.Д. Назарец, В.Д. Андрияшин, Д.В. Полонский
и Ю.Г. Степанцов

(71) Заявитель

Забровенко
Ставропольская
центральная
научно-техническая
библиотека

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

1
Изобретение относится к импульсной технике, в частности к устройствам для преобразования аналоговых сигналов в цифровой код.

Известен аналого-цифровой преобразователь, содержащий аналоговое запоминающее устройство, устройство сравнения, триггерный регистр, преобразователь напряжение-код, распределитель импульсов и триггер управления [1].

Недостатком этого устройства является то, что оно не обеспечивает контроль за превышением входным сигналом границ диапазона измерения аналого-цифрового преобразователя.

Известен аналого-цифровой преобразователь, содержащий распределитель синхропотенциалов, соединенный с триггерным регистром, выход которого через цифроаналоговый преобразователь соединен со входом блока сравнения, триггер индикации с индикаторным устройством, триггер памяти, элемент совпадения, элемент ИЛИ и блок сброса, причем выход распределителя, соединенный с триггером старшего разряда регистра, подключен к единичному входу триггера памяти, выход блока сравнения через элемент ИЛИ соединен

2
с нулевым входом триггера памяти, а выход распределителя, соединенный с триггером младшего разряда, и выход триггера памяти через элемент И соединены с единичным входом триггера индикации, нулевой вход триггера памяти через элемент ИЛИ и нулевой вход триггера индикации соединены с выходом блока сброса [2].

10 Недостатками устройства является то, что оно указывает превышение входным сигналом границ диапазона АЦП, однако не анализирует, какую границу, верхнюю или нижнюю, превысил входной сигнал, имеет большую динамическую погрешность и не реагирует на кратковременное превышение границы диапазона входным сигналом во время преобразования.

20 Цель изобретения - снижение динамической погрешности преобразования.

25 Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий первый элемент И, блок сравнения, первый вход которого соединен через цифроаналоговый преобразователь с выходами триггерного регистра, управляющий вход которого соединен с выходом блока сравнения,

30

3
 входы соединены с выходами распределителя синхропотенциалов, выход старшего разряда которого соединен с единичным входом триггера, при этом выход блока сброса соединен с нулевым входом триггера индикации превышения верхней границы диапазона, единичный выход которого соединен с первым входом блока индикации, введены аналоговый запоминающий блок, второй, третий и четвертый элементы И, первый и второй триггеры памяти, элемент НЕ, триггер индикации превышения нижней границы диапазона, единичный выход которого соединен со вторым входом блока индикации, нулевой вход соединен с выходом блока сброса и с нулевыми входами первого и второго триггеров памяти, а единичный вход соединен с выходом второго элемента И, первый вход которого соединен с первым входом третьего элемента И, единичным входом триггера и младшим разрядом распределителя синхропотенциалов, второй вход соединен с нулевым выходом первого триггера памяти, а третий вход с единичным выходом второго триггера памяти, нулевой выход которого соединен со вторым входом третьего элемента И, а единичный вход соединен с выходом четвертого элемента И, первый вход которого соединен с первым входом первого элемента И и с единичным выходом триггера, а второй вход через элемент НЕ соединен с выходом блока сравнения и со вторым входом первого элемента И, выход которого соединен с единичным входом первого триггера памяти, единичный выход которого соединен с третьим входом третьего элемента И, выход которого соединен с единичным входом триггера индикации превышения верхней границы диапазона, при этом нулевой выход триггера соединен с первым входом аналогового запоминающего блока, второй вход которого соединен с шиной входного сигнала, а выход со вторым входом блока сравнения.

На фиг. 1 представлена структурная схема аналого-цифрового преобразователя; на фиг. 2 - временная диаграмма работы аналого-цифрового преобразователя.

Аналого-цифровой преобразователь содержит аналоговый запоминающий блок 1, блок 2 сравнения, триггерный регистр 3, цифроаналоговый преобразователь (ЦАП) 4, распределитель 5 синхропотенциалов, триггер 6, элемент НЕ 7, первый, второй, третий и четвертый элементы И 8-11, первый и второй триггеры 12 и 13 памяти, триггер 14 индикации превышения верхней границы диапазона, триггер 15 индикации превышения нижней границы диапазона, блок 16 индикации,

блок 17 сброса, шина 18 входного сигнала.

Устройство работает следующим образом.

5
 10
 15
 20
 25
 30
 35
 40
 45
 50
 55
 60
 65
 Сигнал с блока сброса устанавливает первый и второй триггеры 12 и 13 памяти и триггеры 14 и 15 индикации превышения верхней и нижней границы уровня в нулевое состояние. В начале преобразования первым синхропотенциалом с выхода распределителя синхропотенциалов триггер 6 устанавливается в единичное состояние и сигнал с нулевого выхода триггера 6 поступает на управляющий вход аналогового запоминающего блока 1. С приходом сигнала низкого уровня на управляющий вход аналогового запоминающего блок 1 запоминает входную величину Y_n и хранит ее до конца преобразования.

Если измеряемый сигнал Y_n к моменту начала преобразователя t_0 находится за верхней границей диапазона, то в течение всего времени преобразования компенсационная величина Y_k будет меньше Y_n , при этом на выходе блока 2 сравнения будет сигнал высокого уровня, который через первый элемент И 8 устанавливает триггер 12 памяти в единичное состояние, а триггер 13 памяти остается в нулевом состоянии. При поступлении последнего синхропотенциала через третий элемент И 10 триггер 14 индикации превышения верхней границы диапазона устанавливается в единичное состояние, сигнал с выхода триггера 14 поступает на вход блока 16 индикации.

Если измеряемый сигнал Y_n к моменту начала преобразования t_0 находится за нижней границей диапазона, то в течение всего времени преобразования компенсационная величина Y_k будет больше Y_n , при этом на выходе блока 2 сравнения будет сигнал низкого уровня, который через четвертый элемент И 11 устанавливает второй триггер 13 памяти в единичное состояние, а первый триггер 12 памяти остается в нулевом состоянии. При поступлении последнего синхропотенциала через второй элемент И 9, триггер 13 индикации превышения нижней границы диапазона устанавливается в единичное состояние, сигнал с его выхода поступает на вход блока 16 индикации.

Если измеряемый сигнал Y_n к моменту начала преобразования t_0 находится в пределах диапазона измерения, то в момент начала преобразования компенсационная величина Y_k будет меньше измеряемого сигнала Y_n , сигнал на выходе блока 21 сравнения будет иметь высокий уровень до тех пор, пока при включении некоторого 1-ого разряда ЦАП. компенсирующая

величина станет больше измеряемой величины Y_n . В момент начала преобразования триггер 13 будет находиться в нулевом состоянии, а триггер 12 - в единичном состоянии. При включении 1-ого разряда сигнал на выходе блока 2 сравнения будет иметь низкий уровень и триггер 13 памяти устанавливается в единичное состояние, второй и третий элементы И 9 и 10 окажутся запертыми и сигнал ошибки не вырабатывается.

При использовании АЦП в системах, где требуется поиск сигнала в большом диапазоне измерений, наличие индикации превышения верхней или нижней границ диапазона повышает достоверность измерений.


Формула изобретения

Аналого-цифровой преобразователь, содержащий первый элемент И, блок сравнения, первый вход которого соединен через цифроаналоговый преобразователь с выходами триггерного регистра, управляющий вход которого соединен с выходом блока сравнения, а входы соединены с выходами распределителя синхропотенциалов, выход старшего разряда которого соединен с единичным входом триггера, при этом выход блока сброса соединен с нулевым входом триггера индикации превышения верхней границы диапазона, единичный выход которого соединен с первым входом блока индикации, отличающийся тем, что, с целью снижения динамической погрешности преобразования, введены аналоговый запоминающий блок, второй, третий и четвертый элементы И, первый и второй триггеры памяти, элемент НЕ, триггер индикации превышения нижней границы диапазона, единичный


выход которого соединен со вторым входом блока индикации, нулевой вход соединен с выходом блока сброса и с нулевыми входами первого и второго триггеров памяти, а единичный вход соединен с выходом второго элемента И, первый вход которого соединен с первым входом третьего элемента И, единичным входом триггера и младшим разрядом распределителя синхропотенциалов, второй вход соединен с нулевым выходом первого триггера памяти, а третий вход с единичным выходом второго триггера памяти, нулевой выход которого соединен со вторым входом третьего элемента И, а единичный вход соединен с выходом четвертого элемента И, первый вход которого соединен с первым входом первого элемента И и с единичным выходом триггера, а второй вход через элемент НЕ соединен с выходом блока сравнения и со вторым входом первого элемента И, выход которого соединен с единичным входом первого триггера памяти, единичный выход которого соединен с третьим входом третьего элемента И, выход которого соединен с единичным входом триггера индикации превышения верхней границы диапазона, при этом нулевой выход триггера соединен с первым входом аналогового запоминающего блока, второй вход которого соединен с шиной входного сигнала, а выход со вторым входом блока сравнения.

Источники информации, принятые во внимание при экспертизе

1. Микроэлектронные цифроаналоговые и аналогово-цифровые преобразователи информации. Под ред. В.Б. Смолова. Л., "Энергия", 1976, с. 315, рис. 11-1.
2. Авторское свидетельство СССР № 363202, кл. Н 03 К 13/08, 24.11.70.



Фиг. 1



Фиг. 2

Редактор Н. Кешеля Составитель Л. Беляева Техред Е. Гаврилешко Корректор М. Вигула

Заказ 457/77

Тираж 999

Подписное

ВНИПИ Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4