

# 克服低功耗應用中的低 $I_Q$ 挑戰



## **Keith Kunz**

Distinguished Member Technical Staff  
Design Engineer & Technologist, Linear Power

## **Stefan Reithmaier**

Distinguished Member Technical Staff  
Analog Design Manager, Boost & Multi Channel/Phase DCDC

**TI POWER**

# 超低功耗電子產品設計人員必須持續在高性能與長電池續航力間做出取捨。雖然電池容量已獲改善，但基本挑戰仍然存在：我們如何實現長時間高性能？

## 摘要

本文件檢視減少靜態電流 ( $I_Q$ ) 的需求與相關挑戰和解決方案。



### 1 何謂 $I_Q$ ?

$I_Q$  是無負載靜態電流，也是工作循環低功耗系統所需克服的最重要瓶頸。低  $I_Q$  可延長電池使用壽命。



### 2 低 $I_Q$ 為何產生新挑戰

減少  $I_Q$  會在暫態雜訊性能、晶粒封裝面積與輸出功耗範圍中造成相關取捨。



### 3 如何打破低 $I_Q$ 障礙

若要減少數十年來的  $I_Q$  並且不犧牲性能或面積，必須對矽科技與電路技術進行重新檢視。

減少靜態電流 ( $I_Q$ ) 是降低功耗與管理電池續航力的關鍵。物聯網 (IoT) 感測器節點是說明為何需減少  $I_Q$  以延長電池續航力的最佳範例之一。以 **圖 1** 中顯示的低功耗 IoT 應用為例，SimpleLink™ MCU 會透過 Bluetooth®、Wi-Fi® 連線或是透過兩者來控制門鎖。

由於這些系統類型大部分時間 (>99%) 都處於待機模式 (如 **圖 2** 所示)，因此在待機或睡眠模式下的  $I_Q$  便成為限制電池續航力的主要因素。若能對低  $I_Q$  電源管理區塊仔細進行最佳化，將可讓電池續航力從兩年延伸到五年以上。

待機  $I_Q$  是長久以來的疑慮，但過去的解決方案僅限於少數低功耗系統。最新的突破可降低 DC/DC 轉換器、電源開關、低壓降穩壓器 (LDO) 及監控器等電源管理建構基礎  $I_Q$ ，使這些區塊的應用得以擴展到工業量測應用、汽車感測器與個人可穿戴裝置等終端設備。




圖 1. 智慧電子鎖方塊圖。




圖 2. 智慧電子鎖中電流消耗與時間的關係。




圖 3. 5-V LDO  $I_Q$  隨時間的變化。

如圖 3 所示，在過去 10 年中，5-V LDO 中的  $I_Q$  每三年就減少約 90%。電路改善與最佳化處理技術不僅成功縮減解決方案空間並提升暫態雜訊性能，更可減少  $I_Q$ 。

### 影響 $I_Q$ 的因素

$I_Q$  是在啟用積體電路 (IC) 但未切換也不支援外部負載電流時，所使用的電流量。關機電流 ( $I_{SHDN}$ ) 是裝置停用時從電源消耗的電流。

電源穩壓器等常開功能的  $I_Q$  因待機時間長而會影響系統整體  $I_Q$ 。在電源穩壓器內部，電壓參考、誤差放大器、輸出電壓分壓器及保護電路都有自己的操作電流。

為決定從電池或電源供應器消耗的總  $I_Q$ ，您必須考慮電容器、電阻器與電感器的常開功能和洩漏源。

另外針對切換轉換器的  $I_Q$ ，我們必須加以區別。切換轉換器通常包含可提供較長免切換時間的省電模式，因此可減少平均  $I_Q$ 。但由於  $I_Q$  並不包含切換電流或從電壓輸出

( $V_{OUT}$ ) 消耗電流的效率元件，例如圖 4 中的升壓轉換器範例，因此可使用方程式 1，針對幾乎任何穩壓器，如下計算參考輸入無負載操作電流的超集合：

$$I_{I(standby)} = I_Q(V_{in}) + I_{Leakage}(V_{in}) + \frac{V_{out}}{V_{in} \times \eta 1} \times [I_Q(V_{OUT}) + I_{FB} + I_{LOAD}] \quad (1)$$

電流與電壓如圖 4 說明，其中：

- $I_Q(V_{IN})$  為參考  $V_{IN}$   $I_Q$  (IC 產品規格書值)。
- $I_{Leakage}(V_{IN})$  為  $V_{IN}$  接腳從電容器、電感器或切換器所消耗的洩漏。
- $V_{OUT}$  為輸出電壓。
- $V_{IN}$  是電池電壓 (到 LDO、升壓或降壓升壓轉換器的輸入電壓)。
- $\eta 1$  是轉換器切換時的 DC/DC 效率。
- $I_Q(V_{OUT})$  是在切換轉換器  $V_{OUT}$  接腳的  $I_Q$  消耗。LDO 的  $I_Q(V_{OUT}) = 0$ 。
- $I_{FB}$  是反饋電阻分壓器的電流 (若適用)。
- $I_{Load}$  是在待機模式下  $V_{OUT}$  可能出現的負載電流。




圖 4. 升壓轉換器系統中的電流。

若您知道電池容量並已算出參考輸入待機電流，**方程式 2** 可如以下估計待機模式時間 >99.9% 的高工作循環低功耗系統之電池續航力：

$$\text{Battery Lifetime} = \frac{\text{Battery Capacity}}{I_{I(\text{standby})} + I_{\text{Battery leakage}}} \quad (2)$$


舉例來說，待機電流 1.2  $\mu\text{A}$  的工作循環系統可以 100-mAh 鈕釦型單芯電池運作 8.7 年。

## 低 $I_Q$ 為何產生新挑戰

讓我們來看看減少  $I_Q$  為何如此具挑戰性。

### 瞬態回應

電源供應器的準確度通常受限於自身瞬態響應，並受最大壓降、安定時間及電壓誤差積分 (**圖 5**) 影響。



**圖 5.** 輸出電壓暫態。

反應時間可量測電力裝置在負載電流或供應電壓突然改變後調整回目標輸出電壓的速度。反應時間包含三個階段：反應改變的延遲時間、從下降或過衝復原的時間，以及安定時間。


由於內部寄生電容器必須以相對較少電流充電至新的操作點，因此低  $I_Q$  裝置所需的反應時間也較長。從無負載進到最大可允許負載電流通常是最糟的情況。在這類情況下，將需重新啟用已停用或電力減少的電路，因此會造成額外延遲。

更重要的是，安定時間本身也受到偏壓減少情況的影響。在傳統差動輸入階段中，增益會隨偏壓電流以線性方式減少，進而縮減頻寬並縮短安定時間。

計算品質因素(FOM) 可幫助設計人員判斷電源穩壓器的整體性能。**方程式 3** 計算瞬態響應下降 FOM，透過轉換器最大輸出電流、負載電流階段 ( $\Delta I_O$ )、產生的壓降 ( $\Delta V_O$ ) 及輸

出電容器 ( $C_O$ ) 來進行  $I_Q$  標準化。**圖 6** 說明 5-V 降壓升壓轉換器 FOM 隨時間的變化。FOM 越小，穩壓器性能就越好。

$$\text{transient response dip FOM} = \frac{I_Q \cdot \Delta V \cdot C_O}{I_{O\_MAX} \Delta I_O} \quad (3)$$



**圖 6.** 5-V 降壓升壓轉換器瞬態回應下降 FOM 隨時間的變化。

### 漣波

另一個實現低  $I_Q$  的方式，是視負載電流進入不同省電模式。各模式間的轉換通常會自動執行，且各模式的執行與性能有顯著差異。在省電模式間轉換時的電壓漣波與輸出電壓準確度是兩個需要考量的點。由於各省點模式的操作條件 (例如在誤差放大器中) 通常不同，因此調整至不同操作點所需的轉換時間可能會直接在輸出電壓中產生誤差。此外，比較器在較低偏壓電流下的延遲較長，可能會導致電壓閾值與零電流偵測不準確，進而產生較高的輸出電壓漣波。

### 雜訊

另一個必須克服的困難，是伴隨低  $I_Q$  偏壓所出現的放大器本身雜訊增加。**圖 7** 中造成多數 LDO 雜訊的內部區塊，為參考系統 (能隙)、誤差放大器及調整輸出電壓的電阻器分壓器。**圖 8** 說明常見雜訊輪廓與頻率的關係。這些區塊產生的兩種主要雜訊類型為：

- 熱雜訊 (亦稱為 4kTR 雜訊) 是超低  $I_Q$  設計的主要疑慮，因為此雜訊與使用電阻具有線性比例關係。誤差放大器與參考區塊中使用從電阻器產生的偏壓電流以及電阻器分壓器中使用的電阻，是頻率 >1 kHz 時產生熱雜訊的主要來源。
- 閃爍雜訊 (又稱為 1/f 雜訊) 是 <100 Hz 的低頻率雜訊，此雜訊可透過增加參考系統與誤差放大器中差動對大小

來進行緩解。但較大尺寸會對奈米功率設計造成阻礙，因會增加自身產生的洩漏與電容，並減慢反應時間。

評估特定  $I_Q$  產生雜訊有一種簡單的方法，即將受影響頻率範圍中的整合雜訊與相關操作點  $I_Q$  相乘。這兩個數值通常可在裝置產品規格書中找到。




圖 7. 簡化 LDO 方塊圖。




圖 8. 頻譜雜訊密度範例。

## 晶粒尺寸與解決方案面積

減少  $I_Q$  可能也會造成較大被動或 IC 封裝尺寸所需的機板面積增加。LDO 與 DC/DC 轉換器的大數值電容器等大型外部被動元件在奈米功率裝置中十分常見，通常用來補償較差的暫態性能。但封裝面積增加會直接影響晶粒面積。

在進行  $I_Q < 1 \mu A$  的晶粒拆解目視檢查時，會發現電阻器和電容器就佔掉內部非場效應電晶體 (FET) 晶粒面積的 20%。市面上有許多解決  $I_Q$  面積問題的解決方案，篩選出最佳解決方案的簡單方法是套用簡單的 FOM： $I_Q$  乘以最小封裝面積。您可從產品規格書中相關資訊取得 FOM；查看我們提供的最小封裝即可對小型晶粒面積有點概念。

選擇具備最低  $I_Q$  和最小可用封裝的裝置，通常代表  $I_Q$  面積效率較高。

## 洩漏與低於閾值的操作

奈米功率程序與高性能深度次微米技術的目標可能會有所衝突，該技術較著重於速度與閾極密度，而非減少  $I_Q$ 。雖然處理程序可能有所不同，但大多數的洩漏皆來自較大的數位電路、記憶體與高功率 FET。常開電路的準確度通常會受限於電阻器和電容器等元件的可控制性及電晶體間之不匹配。若未使用適當元件來處理洩漏並控制常開電路，將會造成典型的最糟情況  $I_Q$  及溫度  $I_{SHDN}$  比。若採用專用低功耗處理技術及適當元件，將可在製造上獲得優勢。

但將會面臨一個基本挑戰，即確保在低於閾值區域內偏置的元件能夠可靠地操作。常見的問題是隨機閾值電壓 ( $V_T$ ) 不匹配會增加。圖 9 說明文件中所報告的一項機制，此機制會在電晶體邊緣減少淺溝槽隔離技術 (STI) 中的氧化物，進而造成隨機不匹配增加。圖 9 中說明的這種平行低  $V_T$  邊緣電晶體會使內部電晶體  $V_T$  失真，對差動對及電流鏡等最基本的類比電路造成更高的隨機不匹配。這些不匹配會造成不同溫度下輸出電壓或模式控制準確度下降，這點可從產品規格書中清楚觀察到。

## 如何打破低 $I_Q$ 障礙

若要得到最佳  $I_Q$ ，就必須解決多個彼此衝突的設計挑戰。您必須滿足瞬態回應、雜訊與準確度的所有重要性能規格，並讓  $I_Q$  以數量級方式減少。在進行性能規格的取捨前，您必須先對整個輸出負載範圍中的  $I_Q$  和功率損失進行量化。若為 DC/DC 切換轉換器，需注意各負載電流的電源效率，若為 LDO，則需注意各負載電流的電流效率。

舉例來說，圖 10 就說明 TI TPS63900 降壓升壓轉換器與競爭對手的效率比較。TPS63900 的效率在六個負載電流數量級中皆可保持在 80% 以上，從 1  $\mu A$  開始，效率最高可達 96%。






圖 9. 在 2D 截面積 (a) 與配置視圖 (b) 中因氧化物減少而產生的寄生低  $V_T$ 。





(a)



(b)

圖 10. TPS63900 (a) 與競爭產品 (b) 的效率。(來源: TI 與競爭對手的產品規格書)。

### 解決瞬態回應問題

改善瞬態回應的關鍵，應從最佳拓撲開始。例如 TPS61094 支援低  $I_Q$  和快速暫態響應。TPS61094 是一款雙向降壓/升壓轉換器，在超級電容器充電 (降壓) 和超級電容器放電 (升壓) 模式下具有 60 nA 的低  $I_Q$ 。TPS61094 可監控輸出處的  $dv/dt$  斜率，並可將調整其調節行為，在任何時候都能得到最佳暫態性能。如此一來便能快速偵測輸出壓降，同時維持低  $I_Q$ 。因此，當 TPS61094 開始支援備用電源或來自超級電容器的峰值負載支援時，輸出電壓便可保持恆定。

您必須盡量減少消耗電流的區塊數，所以拓撲越簡單越好。以  $I_Q$  為 75 nA 的 TPS63900 四開關降壓升壓轉換器為例，其使用單一模式將輸出電壓調節至高於、低於或等於輸入位準。除了核心架構外，在輸入輕負載時採用取樣保持技術可將所有內部支援功能的  $I_{SHDN}$  降到最低。


您可透過零電流回饋分壓器、數位輔助控制及動態偏壓來節省更多電流。動態偏壓是一種廣為人知的技術，但在只

以幾奈安培運作的情況下，就變得十分具挑戰性。為避免低偏壓電流時的增益下降，若以偏壓電流函數方式進行轉導和輸出電阻成型最佳化，將可得到有  $I_Q$  效率的定增益放大器。


另一種技術則使用快速啟動電路。透過縮短取樣保持參考系統的啟動時間，能隙核心與比例放大器電路的開啟時間將會大幅減少。如此將改善開啟到關閉時間比，進而將平均電流降到奈安培範圍，同時可維持雜訊量與準確等級。

若要強化線路瞬態回應，可透過具能量效率的方式，將前饋技術套用在電壓調節迴路中。使用瞬態偵測電路來調整偏壓電流或啟用電路，可進一步減少輸出時的電壓下降和安定時間。

圖 11 說明 TPS63900 中如何應用這些技術。線路瞬態在輸出電壓中幾乎看不到且遠低於切換漣波，其他裝置則出現 100-mV 的變化。



(a)



(b)

圖 11.  $V_{IN} = 2.5\text{ V}$  至  $4.2\text{ V}$ ,  $V_{OUT} = 3.3\text{ V}$ ,  $I_{OUT} = 1\text{ mA}$  的線路瞬態響應: TPS63900 (a); 競爭裝置 (b)。

### 解決切換雜訊問題

設計高度精確資料應用時，控制 DC/DC 轉換器的切換雜訊將是一優先考量，特別是在有瞬態叢發並產生高輸出電壓漣波的省電模式下。將切換週期中送至輸出的能量封裝降到最低，是減少漣波的一種方式。但如果這樣還是不夠呢？

$I_Q$  為  $60\text{ nA}$  的 TPS62840 降壓轉換器具備一個 STOP 接腳，可在電流切換週期後立即停止穩壓器切換，提供完全切換靜默的時窗 (請參閱 圖 12)。




圖 12. TPS62840 中因 STOP 接腳功能而產生的零切換雜訊。

### 解決其他雜訊問題

除了切換雜訊外，持續出現本身雜訊和  $0.1\text{ Hz}$  至  $100\text{ kHz}$  範圍的熱及閃爍雜訊元件都是低  $I_Q$  偏壓下出現的問題。由於參考通常是造成雜訊的最主要來源，若能選擇取樣保持技術的整合版本來建立電壓和電流參考，將可在裝置壽命提供優異的面積、雜訊、 $I_Q$  和穩定性能 (無漂移) 取捨結果。取樣保持電路的缺點是會產生一些漣波誤差。

圖 13 說明使用 TI 精密數位類比轉換器 (DAC) 和運算放大器系列的設計，嘗試提供最佳取樣保持作業，以確保產生的干擾都會在相關穩壓器的雜訊底線內。我們運用部分前述技術，來移除 TPS7A02 LDO 設計中的干擾與非必要音調。如 圖 14 所示，TPS7A02 裝置的取樣保持雜訊塑形可將  $10$  到  $100\text{ Hz}$  頻帶下的整合雜訊減少  $40\%$  以上。




圖 13. 離散式取樣保持 DAC 系統。




圖 14. 有無取樣保持參考的 TPS7A02 雜訊頻譜。(來源: TPS7A02 的 TI 內部矽量測結果)。



## 解決晶粒尺寸與解決方案面積問題

奈米功率穩壓器中面積最大的區塊之一為電流參考，負責產生 1 到 10 nA 腳。電流參考區外中的電流偏壓產生區域受電阻器元件影響。若在值較小的電阻器中採用較小的電壓偏壓，將可降低電阻器值。有一種技術可在組成參考偏壓電路時產生  $\Delta V_{gst}/R$  或  $\Delta V_{be}/R$  電路。

圖 15 說明近乎零溫度係數偏壓電流的聰明執行方式，其中透過電阻器  $R_1$  與  $R_{bias}$  中的些許電壓偏壓來產生正負係數溫度偏壓電流。




圖 15. 低面積 1nA 電流參考的電路圖。

這些技術可降低被動面積，並可顯著減少晶粒面積。將  $I_Q$  乘以最小封裝面積 FOM 是比較這類技術面積效率的最佳方式。TPS7A02 裝置在 2019 年推出 1-mm x 1-mm 的矩形平面無引腳封裝 (DQN)，2021 年則推出晶圓晶片尺寸封裝 (WCSP) 版本。此 LDO 為業界最低的  $I_Q$  封裝面積效率 FOM 之一，僅為  $<10 \text{ nA}\cdot\text{mm}^2$ 。圖 16 說明 TPS7A02 的傳統 0402 電容器與 DQN 和 WCSP 封裝並排比較結果。




圖 16. DQN 封裝、0402 電容器與 WCSP 封裝的 TPS7A02 大小並排比較。

若以類似減少面積技術來提供電壓監控器，所遇到的主要挑戰將是如何感測  $>10 \text{ V}$  的電壓，並仍能讓  $I_Q$  等級  $<0.5 \mu\text{A}$ 。結合對受監控電壓的電容式感測和取樣保持技術，將

可縮小晶粒面積並改善反應時間。TPS3840 奈米功率高輸入電壓監控器的  $I_Q < 350 \text{ nA}$ ，直接監控 10V 軌時重置傳播延遲可低至  $15 \mu\text{s}$ 。

節省機板空間最有效的方式之一，式將在單一晶粒中整合更多功能。這樣的功能整合可讓監控器、參考系統、LDO、電池充電器與 DC/DC 轉換器等區塊共用基礎區塊，並可減少綜合  $I_Q$ 。圖 17 說明電池充電管理 IC BQ25125 的能力，其以  $I_2C$  整合並靈活控制多個低  $I_Q$  功能，具有將整個電力管理系統帶進可穿戴裝置、量測與汽車感測器 IoT 應用的重要優勢。




圖 17. 奈安培充電器系統的系统級圖。

### 解決洩漏與低於閾值的操作問題

TI 電源處理技術具備最佳低功耗設計元件。透過結合高密度電阻器和電容器及新興電路技術，來縮小  $I_Q$  與晶粒面積。電源 FET 和數位邏輯可提供低洩漏電晶體並擁有最佳速度，因此不用犧牲  $I_{SHDN}$  和面積。此外，在低  $V_{GS}-V_T$  位準下能夠對低於閾值的操作進行準確建模 (如 圖 18 所示)，因此可在微微安培/微米偏壓位準下提供可靠的運作。




圖 18. Sigma IDS 百分比不匹配與  $V_{GS}-V_T$ 。

## 電氣特性

指定於  $T_J = -40^{\circ}\text{C}$  至  $+125^{\circ}\text{C}$ ， $V_{IN} = V_{OUT(nom)} + 0.5\text{ V}$  或  $2.0\text{ V}$  (取較大者)， $I_{OUT} = 1\text{ mA}$ ， $V_{EN} = V_{IN}$ ，及  $C_{IN} = C_{OUT} = 1\text{ }\mu\text{F}$  (除非另有說明)。  $T_J = 25^{\circ}\text{C}$  的典型值。

參數		測試條件	最小值	典型值	最大值	單位		
	額定準確度	$T_J = 25^{\circ}\text{C}$ ， $V_{OUT} \geq 1.5\text{ V}$ ， $1\text{ }\mu\text{A}(1) \leq I_{OUT} \leq 1\text{ mA}$	-1		1	%		
		$T_J = 25^{\circ}\text{C}$ ； $V_{OUT} < 1.5\text{ V}$	-15		15	mV		
	在溫度範圍內擁有高精確度	$V_{OUT} \geq 1.5\text{ V}$	$T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$		1.5	%		
		$V_{OUT} \geq 1.5\text{ V}$		-20	20	mV		
$(\Delta V_{IN})$	線路調整	$V_{OUT(nom)} + 0.5\text{ V} \leq V_{IN} \leq 6.0\text{ V}^{1}$			5	mV		
$\Delta V_{OUT}$ ( $\Delta I_{OUT}$ )	線路調整 <sup>2</sup> 時標準化至輸出電壓。	$1\text{ mA} \leq I_{OUT} \leq 200\text{ mA}$ ， $V_{IN} = V_{OUT(nom)} + 0.5\text{ V}^{(2)}$	$T_J = -40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$		20	38	mV	
			$T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$			50		
$I_{GND}$	接地電流	$I_{OUT} = 0\text{ mA}$	$T_J = 25^{\circ}\text{C}$		25	46	nA	
			$T_J = -40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$			60		
$I_{GND}/I_{OUT}$	接地電流與負載電流的比較	$5\text{ }\mu\text{A} \leq I_{OUT} < 1\text{ mA}$	$T_J = 25^{\circ}\text{C}$		1		%	
				$1\text{ mA} \leq I_{OUT} < 100\text{ mA}$		0.25		
				$I_{OUT} \geq 100\text{ mA}$		0.15		
$I_{GND(DO)}$	壓降中的接地電流 <sup>3</sup>	$I_{OUT} = 0\text{ mA}$ ， $V_{IN} = 95\% \times V_{OUT(nom)}$	$T_J = 25^{\circ}\text{C}$		25		nA	
$I_{SHDN}$	關機電流	$V_{EN} = 0\text{ V}$ ， $1.5\text{ V} \leq V_{IN} \leq 5.0\text{ V}$ ， $T_J = 25^{\circ}\text{C}$	$T_J = 25^{\circ}\text{C}$		3	10	nA	

表 1. TPS7A02 產品規格書中的  $I_{GND}$  和  $I_{SHDN}$  變化。

$I_{Q-GND}$ 、 $I_{SHDN}$  和  $V_{OUT}$  準確度變化都是處理技術元件可製造性的良好指標。表 1 取自於 TPS7A02 產品規格書，其中列出在  $-40^{\circ}\text{C}$  到  $85^{\circ}\text{C}$  溫度範圍中， $I_{GND}$  在無負載下會變化 25 nA 到 60 nA。這種在溫度中的變化是電流鏡射不匹配和  $I_{BIAS}$  產生控制的典型代表。 $I_{SHDN}$  在室溫下從 3 nA 變化至 10 nA，可表示電源 FET 與數位邏輯洩漏控制情況。 $V_{OUT}$  準確度在不同溫度下為  $<1.5\%$ ，則可表示低於閾值不匹配控制。

### 避免低 $I_Q$ 設計中的潛在系統陷阱

外部電容器的洩漏是一大問題。任何穩壓器的輸入和輸出電容器都會增加  $I_Q$ 。圖 19 說明評估外部電容器洩漏的好方法，此方法會針對不同電容器絕緣電阻 ( $R_p$ ) 規格，量測電容器電壓壓降與時間的變化。以獨立於產品規格書資料的方式量測電容器洩漏是好主意。將電容器充電至已知電壓並監控隨時間產生的壓降，是將各種電容器選項量化並進行比較的絕佳方式。絕緣電阻最大的電容器隨時間產生的壓降將會最少。




圖 19. 不同絕緣電阻電壓壓降與時間的關係。

<sup>1</sup>  $V_{IN} = 2.0\text{ V}$  for  $V_{OUT} \leq 1.5\text{ V}$ .

<sup>2</sup> 負載調整在  $I_{OUT} = 1\text{ mA}$

<sup>3</sup> 由設計指定

除了電容器洩漏外，電壓計的輸入阻抗在低  $I_Q$  量測配置中也扮演了重要角色，並可能導致錯誤結果。若放在電源穩壓器的輸入或輸出處，當供應或輸出電壓為 5V 時，一般 10-M $\Omega$  阻抗的電壓計將會產生 500 nA。這樣的外部洩漏比 TPS7A02 LDO 25-nA  $I_Q$  的內部本身消耗  $I_Q$  要多出 20 倍。

透過適當量測方式並適當放置伏特與電流計，即可避免量測誤差。圖 20 說明不同測試配置對效率產生的影響，對 0.1 mA 以下負載來說影響已非常顯著。如需避免超低  $I_Q$  量測配置問題的最佳選擇秘訣，請參閱 Analog Design Journal 文章「[精確測量超低  \$I\_Q\$  裝置的效率。](#)」




圖 20. 依配置所得到的不同量測結果效率。

### 實現低 $I_Q$ 但不犧牲靈活性

靈活性是低功耗應用設計的關鍵。變更輸出電壓值便是一個例子。傳統方式是利用可調整的外部回饋分壓器，但此舉不僅會提高不準確度，也會增加  $I_Q$ 。現代奈安培電源轉換器採用 R2D 介面（圖 21），由於功能在裝置開機後便會關閉，因此可進行輸出電壓數位設定但不會增加電流消耗。




圖 21. R2D 介面。

### 減少外部零組件數以降低汽車應用中的 $I_Q$

在嚴苛的汽車環境中，外部電阻器會使  $I_Q$  限制在系統級。有鑑於防止洩漏的要求，電阻器通常會限制在 100 k $\Omega$  以下。但您無須捨棄對低  $I_Q$  和  $I_{SHDN}$  的野心。監控 12 V 的外部回饋分壓器可將  $I_Q$  延伸到 >100  $\mu$ A 範圍。您可使用電阻較高的內部回饋分壓器來降低分壓器電流，但代價是會失去可編程性。

LM5123-Q1 寬  $V_{IN}$  升壓控制器將典型外部回饋電阻器與內部低電壓參考互換來提供較低的  $I_Q$ ，因此可以低廉價格得到數值較低的電阻器。藉由此電壓參考與回饋電阻器創新配置，前面範例中的 300- $\mu$ A  $I_Q$  可降低 20 倍以上。請參閱圖 22。




圖 22. 在低  $I_Q$  汽車環境下進行靈活編程。

與 LM5123-Q1 相似，LMR43610/20 36-V，1-A/2-A 降壓轉換器透過回饋網路，運用創新方式降低  $I_Q$ 。LMR43610/20 在啟動時會於  $V_{OUT}/FB$  接腳執行阻抗檢查，感測是否有外部回饋網路供工程師使用，以運用其可調整輸出電壓功能。若未偵測到外部回饋電阻器，裝置會自動使用設定固定 3.3-V 或 5-V 輸出電壓的整合式回饋網路。此可降低通過回饋網路的洩漏並降低  $I_Q$ 。

許多像 LMR43610/20 這樣的切換模式電源裝置都採用外部 LDO，為 IC 內部電路提供電源。低電壓應用通常會直接從輸入電壓為此內部 LDO 供電。但對在較大輸入電壓範圍內運作的設計而言，此內部 LDO 供電方法會面臨一個獨特挑戰，因 LDO 的功率損耗會直接與輸入電壓成正比。

為解決此問題，LMR43610/20 不從輸入汲取電源，而是運用來自  $V_{OUT}/FB$  接腳的相同電壓為內部 LDO 供電，並對整個內部電路進行偏壓，以降低總  $I_{Q\_VIN}$ 。如此便可使內部 LDO 電流降低為  $V_{OUT} / (V_{IN} * \eta)$  分之一。我們將這些

功能與本文談到的方法相對，使 LMR43610/20 在 150°C T<sub>J</sub> 下擁有同級最佳的 <3 μA (最大) I<sub>Q</sub>，額定 12-V<sub>IN</sub>，3.3-V<sub>OUT</sub>，2.2-MHz 轉換在 1 mA 下的輕負載效率可達近 90%。




圖 23. 效率：V<sub>OUT</sub> = 3.3 V (固定) 至 2.2 MHz

### 在系統級支援低 I<sub>Q</sub> 的智慧使用或啟用功能。

裝置級強化可簡化系統級設計。在 TPS22916 中可看到 60-mΩ，10-nA 洩漏負載開關的智慧啟用功能範例。除了超低洩漏與 I<sub>Q</sub> 性能外，此裝置也提供開啟開關的智慧方式。ON 接腳通常會有內部下拉電阻器來確保電源開關不會意外開啟，防止控制開關的微控制器進入高阻抗狀態。可惜的是，上拉與下拉電阻器會對系統級 I<sub>Q</sub> 造成負面影響。

如圖 24 所示，如同許多極低 I<sub>Q</sub> 產品，TPS22916 具有智慧開啟或啟用電路，可在緩啟動後開啟下拉路徑，不再需要使用過去的常開 I<sub>Q</sub>，但仍可在裝置電源關閉時確保已知低阻抗狀態。




圖 24. 智慧啟用電路可確保 ON 接腳在裝置關閉時能夠擁有低阻抗。



## 結論

降低電流的趨勢十分清楚。若想在無負載或輕負載條件下獲得高效率，電源解決方案必須對輸出進行嚴格調節，同時需維持超低供應電流。運用 TI 超低  $I_Q$  技術和產品代表產品，您可在下一個設計中實現電池運作時間最大化，並能降低耗電量。

TI 低  $I_Q$  技術的主要優點包括：

- 超低且常開電源 — 以超低洩漏處理技術和創新控制拓撲延長電池運作時間。
- 快速反應時間 — 快速喚醒比較器和零  $I_Q$  回饋控制可提供快速動態反應，且無需犧牲低功耗。
- 縮小體積 — 電阻器和電容器面積縮減技術可幫助整合在空間受限的應用中，並且不會對低靜態功耗造成影響。

請參閱 [ti.com/lowiq](https://ti.com/lowiq) 進一步了解 TI 如何幫助您延長電池及保存壽命，且無需犧牲系統性能。

## 低 $I_Q$ 的重要產品類別：

- 電池充電器 IC
- 降壓升壓與反相穩壓器
- 線性穩壓器 (LDO)
- 電源開關
- 系列電壓參考
- 分流電壓參考
- 降壓式 (降壓) 穩壓器
- 升壓式 (升壓) 穩壓器
- 監控器與重設 IC

**重要聲明：**本文所述德州儀器及其子公司相關產品與服務經根據 TI 標準銷售條款及條件。建議客戶在開出訂單前先取得 TI 產品及服務的最新完整資訊。TI 不負責應用協助、客戶的應用或產品設計、軟體效能或侵害專利等問題。其他任何公司產品或服務的相關發佈資訊不構成 TI 認可、保證或同意等表示。

所有商標均為其各自所有者的財產。

## IMPORTANT NOTICE AND DISCLAIMER

TI PROVIDES TECHNICAL AND RELIABILITY DATA (INCLUDING DATA SHEETS), DESIGN RESOURCES (INCLUDING REFERENCE DESIGNS), APPLICATION OR OTHER DESIGN ADVICE, WEB TOOLS, SAFETY INFORMATION, AND OTHER RESOURCES "AS IS" AND WITH ALL FAULTS, AND DISCLAIMS ALL WARRANTIES, EXPRESS AND IMPLIED, INCLUDING WITHOUT LIMITATION ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE OR NON-INFRINGEMENT OF THIRD PARTY INTELLECTUAL PROPERTY RIGHTS.

These resources are intended for skilled developers designing with TI products. You are solely responsible for (1) selecting the appropriate TI products for your application, (2) designing, validating and testing your application, and (3) ensuring your application meets applicable standards, and any other safety, security, regulatory or other requirements.

These resources are subject to change without notice. TI grants you permission to use these resources only for development of an application that uses the TI products described in the resource. Other reproduction and display of these resources is prohibited. No license is granted to any other TI intellectual property right or to any third party intellectual property right. TI disclaims responsibility for, and you will fully indemnify TI and its representatives against, any claims, damages, costs, losses, and liabilities arising out of your use of these resources.

TI's products are provided subject to [TI's Terms of Sale](#) or other applicable terms available either on [ti.com](http://ti.com) or provided in conjunction with such TI products. TI's provision of these resources does not expand or otherwise alter TI's applicable warranties or warranty disclaimers for TI products.

TI objects to and rejects any additional or different terms you may have proposed.

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2022, Texas Instruments Incorporated